Hachtel, Gary D
        Logic synthesis and verification algorithms / Gary Hachtel, Fabio Somenzi. - New York : Springer, 2006. - xxxii, 564 p. : ill. ; 23 cm.
        Includes bibliographical references and index
        ISBN
        
1. Integrated circuits -- Very large scale integration -- Design -- Data processing.2. Logic design -- Data processing.3. Mạch tích hợp -- Thiết kế -- Xử lý dữ liệu.4. Thiết kế logic -- Xử lý dữ liệu.
I. Somenzi, Fabio. II. Nhan đề

Số định danh : 621.395 H102

DHTDM:  [ Rỗi ]  Sơ đồ

NV19000011

• Số bản: 1
• Số bản rỗi: 1 (kể cả các bản được giữ chỗ)
• Số bản được giữ chỗ: 0